Corrigé Exercice Architecture des ordinateurs

- Consulter la page de l'exercice.

- Correction :

Question 1 :

Question 2 :

Question 3 :

1. Slots RAM (DIMM)
2. Socket CPU (Socket 939 pour AMD64)
3. Connecteur de lecteur de disquette
4. Connecteurs IDE
5. Chipset (NVIDIA nForce3 - Chipset non décomposé en NorthBridge et SouthBridge)
6. Slots PCI
7. Slot AGP
8. Connecteurs d’extensions (Son/LAN/USB/Parallèle/Série/Souris/Clavier)

Question 4 :

Question 5 :

Question 6 :

216= 65536 = 64ko

Les solutions : utiliser un offset de pagination ou augmenter la taille du bus mémoire

Question 7 :

Dans l’ALU

Question 8 :

i. Le Program Counter/Instruction Pointer (Comteur Ordinal/Pointeur d’instruction) pointe vers l’instruction à exécuter

ii. Le registre d’instruction (Instruction Register) contient l’instruction en cours d’exécution

iii. Le pointeur de pile (Stack Pointer) pointe le sommet de la pile (expliquer ce qu’est une pile).

iv. L’accumulateur stocke le résultat de l’ALU.

Question 9 : 

Le séquenceur exécute l’instruction en commandant les différente partie du processeur.
L’ordonnanceur réordonnance les instructions pour optimiser l’usage du processeur.

Question 10 :

La DRAM (Dynamic RAM) est basée sur des condensateurs qu’il faut rafraichir alors que la SRAM est bas´e des interrupteurs qu’il suffit d’alimenter. Ce temps de rafraichissement font que la DRAM est plus lente que la SRAM mais est moins couteuse car utilise moins de transistors.
Ce sont toutes les deux des mémoires volatiles.
La SRAM plus cher mais plus rapide est utilisé dans les mémoires caches alors que la DRAM est utilisé dans la mémoire centrale.

Question 11 :   

RAM est en lecture/écriture mais volatile alors la ROM est en lecture seule et non-volatile. On utilise en générale de la ROM pour les données du BIOS pour le démarrage de la machine.

Question 12 :

Il s’agit du fait de copier le contenu de la ROM en RAM pour accélérer l’accès à la  ROM qui est très lent. Il s’agit d’une technique de cache.

Question 13 :   

Par taille : Registres < L1 < L2 < RAM < CD < DD.
Par vitesse : Registres > L1 > L2 > RAM > DD > CD.

Question 14 :

Tolérance aux pannes et rapidité obtenu par la cumulation de plusieurs disques (parallélisation de la lecture et de l’écriture + redondance de l’information).

Question 15 :

Pour accélérer l’accès aux données en rapprochant les données du processeur et sur des mémoires plus rapide mais plus coûteuse.

Question 16 :

Question 17 :

Question 18 :

Question 19 : 

Question 20 :

Il s’agit d’une division par 64 (décalage de 6 bits pour les 64 octets d’une ligne) et d’un modulo 128 (and 80h).

Question 21 :  

4

Question 22 :

Question 23 :